Microprocessador Didático
Home Acima Microprocessador Didático 8051 / 89C52 Tutorial 8051

 

Microprocessador Didático

Definições

 

Registradores

Registrador Tipo Rreg/Wreg
R0 bidirecional 0000
R1 bidirecional 0001
R2 bidirecional 0010
R3 bidirecional 0011
AC bidirecional modificado 0100
Z simples com buffer tristate 0101
IR simples 0110
PC bidirecional 0111
TEMP bidirecional 1000
MD bidirecional duplo 1001
MEMORIA --- 1010
MA simples 1011*
SP bidirecional 1100
BUFFER buffer tristate 1111**

* O registrador MA não pode ser lido (não tem acesso bidirecional).

** O BUFFER será utilizado nos primeiros trabalhos e irá desaparecer no final.

Unidade Lógico-Aritmética

Símbolo

Operações

    Operação Descrição Código TIPO
    ADD A,B Z = A+B 0000 SOMA
    ADC A,B Z = A+B+carry 0001
    SUB A,B Z = A-B 0010 SUBTRAÇÃO
    SBC A,B Z = A-B-carry 0011
    INC B Z = B+1 0100 INCREMENTO
    DEC B Z = B-1 0101 DECREMENTO
    CPL B Z = !B (complemento binário) 0110 COMPLEMENTO
    AND A,B Z = A & B (operação AND) 0111 AND
    OR A,B Z = A | B (operação OR) 1000 OR
    XOR A,B Z = A ^ B (operação OU-Exclusivo) 1001 XOR
    RR B Z = (carry,B[NBITS-1..1]) 1010 ROTAÇÃO para direita com carry
    RL B Z = (B[NBITS-1..1],carry) 1011 ROTAÇÃO para esquerda com carry

 

 

Tabela para geração dos sinais de acesso com MD

Entradas Saídas
Sinais do Rreg Sinais do Wreg
MD MEMORIA MD MEMORIA MEM_RD MEM_WR** MD_OE_EXT MD_OE_INT MD_CLK_INT** MD_CLK_EXT**
X     X   X X      
X           X      
  X X   X         X
    X             X
    X           X  
X             X    

** Sinais também controlados pelo Clock_Puse (exatamente como os sinais de clock dos registradores)

Descrição dos campos de IR após seqüência de FETCH

 

Lista de comandos Assembly e seu código de máquina correspondente 

Comandos.pdf